| Guia docent Escola Tècnica Superior d`Enginyeria |
català |
| Enginyeria Tècnica Industrial especialitat en Electrònica Industrial (2002) |
 Assignatures |
| DISSENY DE CIRCUITS INTEGRATS |
| Continguts |
| DADES IDENTIFICATIVES | 2007_08 |
| Assignatura | DISSENY DE CIRCUITS INTEGRATS | Codi | 17091208 | |||||
| Ensenyament |
|
Cicle | 1er | |||||
| Descriptors | Crèd. | Crèd. teoria | Crèd. pràctics | Tipus | Curs | Període | ||
| 4.5 | 1.5 | 3 | Optativa | Segon |
||||
| Competències | Objectius d'aprenentatge | Continguts |
| Planificació | Metodologies | Atenció personalitzada |
| Avaluació | Fonts d'informació | Recomanacions |
| Tema | Subtema |
| Repàs d' electrònica digital | Transistors MOS Inversor CMOS Portes lògiques CMOS: Interruptor CMOS, Lògica complementària, Lògica pseudo-NMOS, Lògica amb transistors de pas (pass-transistor logic), Lògica dinàmica Dispositius biestables: Latches SR, Latch pseudo-estàtic i flip-flops mestre - esclau, Flip-flop dinàmic, Schmitt trigger Plans de portes i memòries: Plans AND i OR, PLA, Memòries passives (ROM), Memòries actives (SRAM, DRAM), Connexions i sincronització: Línies de connexió, Amplificadors, Sincronització, Metaestabilitat |
| Disseny de circuits integrats | Estratègies de disseny Etapes del disseny i eines de desenvolupament |
| El llenguatge VHDL | Circuits combinacionals, circuits seqüencials, simulació |
| Test de circuits integrats | Rendiment de fabricació, vectors de test, observabilitat, controlabilitat, tècniques específiques |
| Pràctiques | Traçat de circuits (transistors, inversors, portes, biestables, memòries) Generació de models VHDL i síntesi Realització d' un projecte |
