| Guia docent Escola Tècnica Superior d'Enginyeria |
català |
| Enginyeria i Tecnologia dels Sistemes Electrònics (2014) |
 Assignatures |
| SISTEMES DIGITALS AVANÇATS |
| Continguts |
| DADES IDENTIFICATIVES | 2018_19 |
| Assignatura | SISTEMES DIGITALS AVANÇATS | Codi | 17675103 | |||||
| Ensenyament |
|
Cicle | 2n | |||||
| Descriptors | Crèd. | Tipus | Curs | Període | ||||
| 4 | Obligatòria | Primer | 1Q |
|||||
| Competències | Resultats d'aprenentage | Continguts |
| Planificació | Metodologies | Atenció personalitzada |
| Avaluació | Fonts d'informació | Recomanacions |
| Tema | Subtema |
| Introducción a las FPGAs | Arquitectura general Xilinx Spartan-6 |
| Síntesis con VHDL | Flujo de diseño Entidad y arquitectura Librería y paquetes STD y IEEE. Tipos de datos Descripción RTL Descripción estructural Descripción comporamtiento Síntesis con VHDL |
| Síntesis con Xilinx System Generator | Flujo de diseño Representación de números reales en coma fija Bloques simulink |
