DADES IDENTIFICATIVES 2009_10
Assignatura (*) SISTEMES ELECTRÒNICS DIGITALS Codi 17022008
Ensenyament
Enginyeria en Automàtica i Electrònica Industrial (1998)
Cicle 2on
Descriptors Crèd. Crèd. teoria Crèd. pràctics Tipus Curs Període
6 3 3 Troncal Primer Primer
Llengua d'impartició
Castellà
Departament Eng. Electrònica, Elèctrica i Automàtica
Coordinador/a
CANTÓ NAVARRO, ENRIQUE FERNANDO
Adreça electrònica enrique.canto@urv.cat
Professors/es
CANTÓ NAVARRO, ENRIQUE FERNANDO
Web http://www.etse.urv.es/~ecanto/kique/SED.htm
Descripció general i informació rellevant - Introduir les metodologies de disseny digital modernes, basades en llenguatges de descripció de hardware (HDL). - Disseny, implementació i test de sistemes digitals aplicats al control industrial basats amb dispositius programables i amb microcontroladors

Competències
Codi  

Objectius d'aprenentatge
Objectius Competències
Analitzar software desenvolupat en ensamblador per microprocesadors A1
A2
A3
A5
A8
A10
B2
B3
B4
Comprende el disseny de hardware per sistemes basats amb microprocesadors A1
A2
A3
A5
A6
B2
B3
B4
Analitzar les eines del disseny hardware digital basat en VHDL A1
A2
A3
A5
A8
A10
B2
B3
B4
Seleccionar el dispositiu logic programable addient per una applicacio A13
C1
Identifiar els problemes de una solució software y hardware A2
A10
A13
B13
Valorar el compromís eficiència/cost econòmic A13
C1
Utilitzar datasheets per microprocesadors i FPGAs A1
A13
C1
C2

Continguts
Tema Subtema
Introducción Introducción a los sistemes electrònicos digitales
Alternativas actuales en la implementación de sistemes
digitales
Microprocessadores Sistemes electrònicos digitales basados amb microprocessadores. El MC68000: Arquitectura i programación. Modos de direccionamiento. Conjunto de instrucciones. Excepciones e interrupciones
Dispositivos lógicos programables y diseño de alto nivel HDL Arquitecturas básicas de los dispositivos lógicos programables: PLD, CPLD, FPGA.
Caracteristicas de los dispositivos para la decisión adecuada del componente para una aplicación.
Ejemplos de arquitecturas de dispositivos comerciales.
Ventajas e inconvenientes de los HDLs.
Flujo de diseño basado en lenguajes HDL: entrada, simulación, síntesis, placement & routing, verificación, programación
Metodologias de diseño de alto nivel en HDLs Niveles de abstracción
Dominios de descripción
Flujo de diseño HDL
VHDL Introducción.
Elementos del VHDL.
Unidades de diseño.
Librerias STD y WORK.
Testbench.
Tipos de datos.
Operadores. Identificadores. Literales. Comentarios. Atributos. Objetos: constantes,variables,señales,alias,funciones,procedimientos
Descripción estructural, RTL, comportamiento

Planificació
Metodologies  ::  Proves
  Competències (*) Hores a classe Hores fora de classe (**) Hores totals
Activitats Introductòries
1 0 1
 
Sessió Magistral
29 29 58
Estudis previs
0 6 6
Pràctiques a laboratoris
15 15 30
Pràctiques a laboratoris
15 15 30
 
Atenció personalitzada
1 0 1
 
Proves objectives de tipus test
2 6 8
Proves objectives de tipus test
2 6 8
 
(*) En el cas de docència no presencial, són les hores de treball amb suport vitual del professor.
(**) Les dades que apareixen a la taula de planificació són de caràcter orientatiu, considerant l’heterogeneïtat de l’alumnat

Metodologies
Metodologies
  Descripció
Activitats Introductòries presentació
del programa de l'assignatura i les indicacions principals a tenir en
compte per superar-la.
Sessió Magistral Exposición mediante transparencias, de los contenidos teóricos del temario
Estudis previs Estudio previo e informe final de las prácticas
Pràctiques a laboratoris Práctica sobre microprocesadores
Pràctiques a laboratoris Práctica sobre VHDL

Atenció personalitzada
 
Pràctiques a laboratoris
Atenció personalitzada
Pràctiques a laboratoris
Descripció
Consultes relacionades amb els continguts teórics o de les sesions pràctiques

Avaluació
  Descripció Pes
Estudis previs Vinculado a las prácticas de laboratorio
Incluye el informe final, una vez finalizada la práctica
Imprescindible
Pràctiques a laboratoris Práctica microprocesadores 25%
Pràctiques a laboratoris Práctica VHDL 25%
Proves objectives de tipus test Test sobre Microprocesadores 20%-25%
Proves objectives de tipus test Test sobre PLD y VHDL 25%-30%
 
Altres comentaris i segona convocatòria

Fonts d'informació

Bàsica Enrique Canto, Transparencias de clase, , 2005

Complementària S.A Pérez, E. Soto, S. Fernandez, Diseño de Sistemas Digitales con VHDL, Thompson, 2002

Recomanacions


(*)La Guia docent és el document on es visualitza la proposta acadèmica de la URV. Aquest document és públic i no es pot modificar, llevat de casos excepcionals revisats per l'òrgan competent/ o degudament revisats d'acord amb la normativa vigent